pads layout 规则设置的问题

在layout中设置全局安全间距的时候，假设我统一设置为15mil，但是碰到某个芯片的相邻引脚间距只有10mil
如何设置规则，使得在“verify design”间距检查的时候，软件不对这个特定的芯片出错误信息?

到高级规则net里面设置，你试一下

请问是对该芯片的所有引脚的网络规则进行设置吗?

在元件规则里设置。