微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > 走线过程中时钟线和晶体晶振的注意事项

走线过程中时钟线和晶体晶振的注意事项

时间:10-02 整理:3721RD 点击:
大家来谈谈时钟布线的注意事项?大家来谈谈自己在实际产品设计中是如何对晶振、
时钟布线进行处理和注意事项

1,晶振尽量靠近IC,同层周围不要走线,相邻的GND完整,走类差分;
2,时钟信号线是来控制指令的按部就班执行的,尽量少过孔,注意3W原则,具体还要看多高的频率具体对待……

类差分和差分的区别是?

差分要严格控制阻抗的,类差分不需要控制阻抗,走线形势和跟差分一样

我看有些板子晶振下面的地层都是挖空的,怎么会是完整的地呢

有些是与大地分开,用0R电阻隔离

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top