微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > 求教5032封装晶振的布局和走线要点

求教5032封装晶振的布局和走线要点

时间:10-02 整理:3721RD 点击:
请问各路达人,这种封装的晶振,两个电容该怎么放?走线要控制等长吗?要注意哪些地方,才能达到比较好的效果?谢谢


走线类差分,包地


非常感谢dhgchina,看了你的图,基本就明白了,还有一点想请教一下,我这个是双面板,TOP和BOTTOM都覆铜了的,那么包地有没有什么不同的处理方式?

那你只需要像上图那样加一些地孔就OK了,走线和灌铜生产出来的效果一样,但是你要控制好面到线/盘的间距在10-15mils

两个电容放在IC与晶体的中间,距离尽量短,不能有STUB线,两晶体线加粗到8mil或10mil,走类差分线,空间允许的话要把晶体线包地,并在晶体下面和外围打一些地过孔。

谢谢dhgchina和chenh的指点,和JIMMY老师的支持,空间有富余,走线我用12mil,应该更好是吧。还有就是,请问STUB线是指。什么线?

stub线就是断线头


这种STUB最好检查下 要养成走线末端打孔的良好习惯 不然又是个事实上的孤铜区域

都是大牛呀

学习

真不错,学习了!

学习了

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top