请教jimmy老师 很急在线等

DDR2 等长           clock 1453mil                      DQS and DQ 1250~1300mil                      ADD and ctl 1580~1951mil
顶层DDR2布线的周围做keepout处理了
这种能跑到1G的要求吗?

如果你想万无一失的话，就将误差控制再严格一点：
DDR2 等长：
clock 1453mil                      DQS and DQ 1250~1300mil                      ADD and ctl 1580~1951mil0
改成：
clock 1580mil                      DQS and DQ 1530~1580mil                      ADD and ctl 1580~1951mil0

以前的人画的图是这样的，走线方式和我的不一样什么方向的都有，我想问问我们那种走线方式比较好呢?

你以前的同事充分利用了空间。走线方式比你的要好。