微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > 关于logic和layout中封装导入问题?

关于logic和layout中封装导入问题?

时间:10-02 整理:3721RD 点击:


我做了一个原理图,然后设置pcb decal如图


我选择browse 然后选择pcb decal如图

最后导入用eco to pcb 导入layout中还是没有!我应该怎么设置才能一次直接把所有相同原元件封装设成一样的导入还能出现在layout中!


你应该要把原有的封装保存到库里吧!?

我的意思是!不进行封着编辑的前题下!设置一下也可以导入layout中!如果编辑封装那个太麻烦了!

那这个可不行!

你原理图力元件的封装都不编辑肯定不行啊,要先给元件的逻辑封装匹配PCB封装和元件特性吧

你封装没有建好吧,建好保存一下看看!

看来还是得从封装入手。不像PROTEL

封装不做好的 是导入不进去的 ?做好元件封装可是后续工作的基础啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top