微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > PADS技术问答 > verify design 检查错误？

verify design 检查错误？

时间：10-02 整理：3721RD 点击：

怎么老是出现这错误?

这是进行什么检查?

是对clearance检查！

电性器件跟板框的间距有错误

上一篇：请各位帮手看一下这输出的文件是怎么回事啊？PADS输出的GERBER文件线路移位。
下一篇：16.5安装后，切换成16.3时，出现orcad16.3不能使用的问题

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top