微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > DDR3问题?

DDR3问题?

时间:10-02 整理:3721RD 点击:
各位大侠:请问DDR3可不可以不走等长?台湾有个板子,老板叫我看有没有问题,后来发现没等长,老板就问台湾那边,,他们说DDR3不用走等长,,求解答!

你说的不用等长是谁和谁不用等长?相对谁的?

ddr3不做等长?跑多少速率?
50M以上的总线最好都做等长

相同的DQS组里的DQS,DQ和DM要等长;
不同的DQS组里的DQS,DQ和DM可以不等长。

我说的是DDR3到BGA

谢谢!我大概了解了。

笼统地说,就要等长,,是不是?

DDR3的相关讨论发言。

DDR3采用 Fly by 拓扑结构  CLK DQS没必要走等

数据总线之间等长,地址和控制线之间等长吧

小弟学习了

差分对内严格等长
同组DQS和DQ严格等长
不同组DQ宽松等长
CLK,地址,控制严格等长
DQ和CLK不要求等长,但硬件设计者要在DDR控制器内做时序调整。

小弟学习了,谢谢

要根据时序余量来定的,不等长的时差小于时序余量,哪不等长也是可以的。

肯定要等长的,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top