pads2005 Dxdesgner 与Xilinx 分配配置管脚的问题

使用pads2005 Dxdesigner 设计原理图，遇到一个问题。在使用xilinx 编译之后的.pad 管脚文件做模块划分时遇到划分出来的配置管脚，如JTAG Config ，Config mode管脚均没有分配管脚位号，查看pad文件里面是有位号的，产生的过程文件，csv也是有位号的，然而最终到划分模块的时候就看不到管脚位号了，有大湿遇到过吗?
在用Altera FPGA时就没问题。我们用Altera器件比较多，xilinx很少。

问题已经解决，重新画了符号