微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > logic原理图传送网表到layout里面报错这个怎么解决哦

logic原理图传送网表到layout里面报错这个怎么解决哦

时间:10-02 整理:3721RD 点击:
logic原理图传送网表到layout里面报错这个
Part Type CON-1 has the following gate pins that do not match to the Library part:
(16 14) (13 16) (20 17) (17 18) (18 19) (19 12) (23 13) (12 7) (14 24) (24 4)
(7 5) (4 20) (5 23) (9 2) (10 21) (2 15) (21 22) (22 11) (11 10) (8 9)
(3 8) (1 3) (15 1).
Non matching Part Type CON-1 is used by the following parts:
U40.
这个报错是什么意思哦
出现这种问题如何解决?
高手帮下,谢谢!

谁告诉我一下哦

检查下U40的封装库、

U40的封装:原理图管脚排列与PCB对应不上。
是库的问题。

额,谢谢Jimmy

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top