微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > 在logic里改了电路图一部分,网表怎么导入画好的layout里?

在logic里改了电路图一部分,网表怎么导入画好的layout里?

时间:10-02 整理:3721RD 点击:
我只是在logic里把电路图改了一部分,但layout里画好了不想重新布局,怎么导入让改动的部分自动添加或者删除,跟PROTELL99的UPDATE PCB 这个功能一样有吗?

在logic里



搞定了 ,谢谢!

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top