微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > 请教PADS里的keep -out layer禁止高度限制的问题

请教PADS里的keep -out layer禁止高度限制的问题

时间:10-02 整理:3721RD 点击:
PCB中放置keep -out layer区域并限制元件高度,请问这个高度指什么,因为PCB中元件封装只存在长和宽,那禁布区高度限制不是一个摆设?不懂,求解答,谢谢

这个属性就是高度.

谢谢,呵呵,我想一般人做封装不会管这个吧

我会输入这个属性.
PS: 我不是一般人.

这个属性是在做CAE封装时加上还是在原理图或PCB封装中添加的,请指教

封装里也可以加, 在 PartType 也可以加.
我建议还是在 PartType 中加.

恩,我刚试过了,在Part type中加了,谢谢

不客气.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top