一片晶振能给多个芯片（需要的时钟频率一样）提供时钟吗？

当然会有影响，会使上升沿和下降沿变长

        哦  谢啦

加个时钟驱动器吧，这样一个晶振就可以驱动多个负载了。

    有这样的器件（时钟驱动器）是吗?

去Google一下,一大堆的选择

您好，请问一下，我们想设计一个stratixII+双DSP（TI6713）的信号处理板，这就涉及到一个晶振至少要给3个IC提供时钟源，这样如果不用时钟缓冲器（也就是那个外部锁相环芯片）可以吗?这样会产生什么样的影响?谢谢

1.看时钟端口的电流输出能力；
2.看系统运行频率，
1和时钟走线的分布参数决定了时钟的上升和下降时间，影响系统可靠运行的频率；
高速信号传输还是加专门的芯片好