在pads里能不能产生双面测试点？

layout里面可以把VIA设置为TEST POINT。
但好象只能选底层开窗或点top access顶层开窗。
有没有办法让两层都开窗?
如果在出gerber时，阻焊层选中VIA，可以所有VIA都开窗。又不希望这样。

1.把测试点做成器件，就像mark点那样，单层使用，还不用钻孔。
2.做两种via，一种开窗，一种不开，灵活使用。

有理。

另一问题：在pcb上放元件如定位点和LS说的测试点元件，在eco to pcb时会被删除，有什么好办法?

解决的方法只能是在logic中做对应的原理图器件。还有一种办法，但我一直没有成功过。就是在parttype的设置里面把ECO registered part的选项去掉

LS有道理。我试了是可以的。
把定位点做成part，再把ECO registered part的选项去掉，在pcb中加定位点，做eco to pcb，定位点不会被删掉。
但是直接在原理图上加定位点元件，做eco to pcb，pcb不会出现对应的元件。大概是原理图上没有接网络互连的元件都被自动删掉了。

帮顶。