pads画线怎么这么费劲啊？

可以输坐标画呀。

还好啊，你格点设置OK的话就很好画了啊，还有就是你那个抓格点的选项有没有勾啊

建议，在layout里设置好规则，直接在Router里拉线@！会大大提高效率
同时，在Logic里画2D线，一定要统一最小设计栅格，建议为50或100mil。（包括封装也要按这个规则绘制！）负责会遇到你说的问题！解决这些问题的根本办法是统一设计规则！严格按设计规则制作原理图或PCB。
     临时解决方法：缩小设计栅格，到可以选中目标为止！
                           拉线在Router里一般只要精度没问题，不会出现你说的情况，如果有个别可以调整一下或使用自动结束连接功能可以自动连接。

看来都是技巧性的东西了！还得好好摸索啊！

熟能生巧，多用就快了~~~~~~~~