大家更新原理图后导入PCB是怎么处理的

用powerlogic

我也是一样啊，请高手指点，不知怎么不见有人回答
板主很忙吗?
还有就是修改了一个封装后要更新，怎么更新才使它变成想要的封装呢

我用的是ORCAD画的原理图

直接修改封装，保存后系统会提示你是否更新封装的

这个问题，是有点复杂，我也不知道怎么搞了。

直接更新是不行的，我是这样做的：
1.将修改好的Orcad原理图导出网表，然后新建一个空的PCB文件导入网表。将导入的PCB保存，不用做任何修改。
2.对需要修改的PCB进行ECO比较，比较的对象就是刚才保存的PCB。确认修改无误后进行Update，注意不要Update Design Rules。这样可以保留现有的PCB并根据原理图进行更新。
3.需要注意的是更改前点击修改的元件并Unroute attached segments, 断开连接的布线，避免Update时走线被删掉。一般更改网络的布线部分会被删除。

参考

我也不懂

我也不懂