微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > Logic中同一网络怎么样设置才可以这样命名?

Logic中同一网络怎么样设置才可以这样命名?

时间:10-02 整理:3721RD 点击:
下图中VCC和VDD_PEN这个网络在logic中怎么不能这样画呢


怎么2条网络连在一起了?pads不允许这样画的

兄弟怎么能两个网络在一起  就是Protel也不能识别拉

那这个是怎么画出来的呢

画是可以这样画了,但实际上是一个网络,导进PCB后,net名称只会显示VCC或者VDD_PEN.这种情况一般用在把两个独立的电源网络合并,又不想一个地方一个地方修改的情况。

logic不允许这样画.
protel和orcad可以这样画,但无任何意义

LOGIC是不允许这样画的!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top