关于规则设定

NO

这就是PADS的一弱点咯。那走线时不同的区域要有不同的线宽各位是怎样解决的呢?

走BGA时间距设小一点（前提是要符合板厂的制程），全部的线走出BGA后，再把规则设大一点。
布线完成后，DRC检查时，BGA里面的线就会报错。
然后再把规则设回来后，再执行DRC检查，此时应该是没有DRC错误出现的。
OK，放心出光绘，IPC网表进行制板吧

比allegro麻烦一点，不过你用多了就习惯了，习惯成麻木了。
不然你就用回allegro算了