cadence中敷铜后如何修改shape与过孔、走线之间的间距

在setup—constraints—spacing—all layers，shape中改了间距大小，但是实际在pcb中间距确没有变大，反而在pcb中看不出间距了，大神们，求解求解?

敷铜之后再改规则是不行的吧，会报错的。在布局布线之前一般就设置好电气规则

你在从SHAPE里面 有个smooth   smooth一下看看

楼上说的都不对啊 如果是静态铜皮修修改规则后会报错 但是动态铜皮修改后 disablecheck 然后smooth就可以了。这都是最基本的，，，，

另外修改间距在规则里修改