微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > PCB设计检验

PCB设计检验

时间:10-02 整理:3721RD 点击:
我在完成一款PCB做连通性检验时,报告显示有很多没有连通,但实际上已经连通了,如图,请高手指点一下.

在关注中 我也有碰过这样的问题 问过老的工程师 说正常就好 不用管 郁闷中 希望能看到大家的帮助咯

我想点下并按F6能连通 应该生产下来没有问题吧

我是做样板的时候 是没有问题的

是没有问题的,但如果真有 没有连到的不就检查不出来了吗?那这一项检查也就失去意义了.

是不是接地?

分离层可能没有敷铜,最好连文件一起传上来看下

重新敷铜再校验

支持8楼所说的

应该是同一个NET的PLANE没有连接在一起

电源层重新再铺一次..

感觉是地网络,是不是地平面没有画平面?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top