DC-DC电源转换，是否够进一步优化降低纹波？
请问各位专家：
1、这个指标的纹波是否在设计许可的范围之内?在一般情况下，DC-DC电源转换的纹波在一个什么范围内可以认为是正常的?
2、从原理图上，pcb图上，这个设计是否还能够进一步优化降低纹波?还请指出。
100mV 的纹波（Ripple）对数字线路应该没什么问题，对模拟线路就看情况了，有的线路很敏感需要更低。但芯片数据展示在满载（Full Load）状况下，纹波（Ripple）可以压到到 20mV 左右。
布线建议︰
1. L2 在上方但 FB 在 AOZ1050 Pin 4，造成反馈路径绕了一大圈才回到芯片。将 L2 移到下方，可以缩短反馈路径。
2. AOZ1050 Pin 3 Power Return Ground 只有单点落地显得太单薄，要注意一盎司（oz）铜厚下，10 mil 的落孔只有 0.8A 的承受力，如果是使用十字线接地，就 4 条十字线加起来可承受的电流。宜将地铺大，并多打导通孔与背面的地连通。
3. 注意芯心片资料上的 AOZ1050 Pin 4 PGND 与 R5 落地的画法，它们是用不同的地符号。意思是说他们建议你用隔离的地（Isolation Ground），做法上就是 R5 和 Pin 4 拉在一起，然后单点落地。
4. 输出应该先过滤波电容 C58、C59 和 C62 再给其它线路，注意到你的输入电容 C56 和 C57 就做得不错，可以参考它的做法。
5. 注意线宽与承载电流的关系，输入与输出线宽需要计算。不晓得 C60 "+" 号旁边那条细线是做什么用的?看起来很细。
6. 布线大原则︰
让输入或输出滤波电容和地造成的回路越短越好。
仍需检视的部份︰
1. L2 电感宜选用有屏蔽（Shielding）的封装，避免漏磁（Magnetic Leakage）干扰。
2. L2 电感的额定电流（IDC1 和 IDC2）宜被检视，避免峰值电流（Peak Current）超过或温度升高，造成电感量不足产生纹波和噪声。
3. L2 直流电阻（DCR）宜被检视，太高效率不好、容易发热。
4. AOZ1050 Pin 5 COMP 上的补偿电路，芯片数据上有计算公式，宜试算一下是否搭配得宜。
电解电容 C56 和 C60 的 ESR 越小越好，如果您真的很在意纹波及噪声的大小，电解电容尽量选用可靠一点的厂牌。
非常感谢热心的超级狗大侠的提出的建议，提得很中肯。
( o# |, u+ {0 J& _
1、在改版中改善。2p4 a: B6 n; P: g, _
2、3号引脚标示的为AGND，所以只用了一个0.5/1mm的过孔接地。0 ?( H; D. o( G- t0 i: f, o# k
3、在设计原理图的时候留意到了AGND和PGND，但没有仔细考虑到直接多点接地带来的影响，这点在改版中改善。
4、当初C58，C59放在底层是考虑到离电感近点，这里在做法上有点欠考虑，应该在电感输出区域顶层和底层小范围铺铜，然后用过孔连通，这样顶层和底层分别放置的电容滤波效果应该更好一些。当然按照狗大侠的说法输出先过C58，C59和C62，这样更好。
5、电流输出应该在1.5A以下，走线宽度在30~35mil左右，C60“+”号旁边的那条细线是引出去的一个TestPoint
大侠是人才了
重新修改了下原理图和PCB图，准备打样测试下，如下所示
提个问题。这个原理图里在芯片输出管脚内部开关打开的时候，回流路径是什么样的。不是应该由电感储能供电然后再开关打开的时候提供续流吗，一般会有续流二极管的。这个原理图里面是不是芯片内部解决了啊。还是怎么办的。求解惑。
这个是同步整流的，在芯片内部用NMOS代替
小编自己用了这样的内部有NMOS的，觉得和外面接二极管有什么区别吗
没有太大的区别，用同步整流的损耗会比续流二极管低一些
好的，多谢了。又学习了一个，同步整流
如果很在意纹波，π型滤波，在IC和电感间，加一个RCD电路，吸收一下尖峰，不过说实话,纹波大是开关电源的一个主要的缺点
第5脚（comp）接个几十pf的电容对地更好些