微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 总线的布线的选择方法问题

总线的布线的选择方法问题

时间:10-02 整理:3721RD 点击:
对于一组总线(地址,数据,命令)驱动多个设备(FLASH,SDRAM,其他外设...)的情况,在pcb布线时,采用那种方式?T型和菊花链各自的优缺点,通常各自运用在什么样的驱动电路中?

总线, 布线, 布线的选择

DDR3的菊花链走线比较特殊,区别就是最后一个颗粒需要上拉,没有上拉问题就会很大,而且还要控制到每个颗粒的分支长度,这种形式上的菊花链还有另一个名字,叫做Fly_by走线。

这个要看芯片手册让怎么做吧
一般控制器厂家的hardware design guide里面都有描述。
菊花链走线用于local bus这种双向总线较多些

T点用在SDRAM,DDR,DDR2中。菊花链通常用在低速信号以及DDR3中。

为何ddr3用的是菊花链走线?

走T拓扑,除非是远端簇型结构,其他一驱四以上的T结构没有一个较好的办法消除反射。速率越来越高之后反射的影响就越严重了。并且布线难度较大。
DDR3添加了读写平衡功能,使得在现阶段频率下时序不成问题,菊花链也只需要在末端接上一个端接电阻就可以保持较好的信号完整性。

哦,菊花链反射较小,但时序上较差,t型走线时序较好,但信号完整性较差,选择时需要权衡。
再请问下,所谓的读写平衡功能是如何保证时序的?

你可以将读写平衡理解为芯片内自动时钟的读取时间。

你说的芯片,是控制器还是颗粒?

这些常见的大家 都知道啦,就怕没其他地方还有这样的拓扑


是在控制芯片上

fly-by结构主要说的是PHY上具有的writeleveling,写平衡功能。

而对于读方向,flyby结构不成立,需使用PHY上的readleveling

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top