微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > cpci阻抗必须控制到65吗?如果按50设计影响大吗?

cpci阻抗必须控制到65吗?如果按50设计影响大吗?

时间:10-02 整理:3721RD 点击:
         cpci阻抗必须控制到65吗?如果按50设计影响大吗?

阻抗

协议要求控制65±10%,最好还是按照65ohm来做。如果按50ohm来做,就会涉及到跟其他板卡、跟外接cable、跟芯片端接等等出来阻抗不匹配的后果,会增大反射。

设计65欧,主要是考虑和通用背板兼容,如果你完全做自己的一个系统,不考虑兼容,那么按50就没有问题。实际设计中,65欧比较难以实现,某客户以往设计的多块板卡中,如果是主控就严格要求65,如果是负载的子卡,可以做55-60,原因就是客户用过低阻抗的主控,发现部分通用背板配合的不好。当然也有部分客户实际直接用50欧,也没什么问题。我想这个阻抗不匹配之后,也可能和速率以及究竟有多少个负载相关,究竟多大难以量化。就像打某人一拳,有的没事,也许有的一命呜呼!

设计65欧,主要是考虑和通用背板兼容,如果你完全做自己的一个系统,不考虑兼容,那么按50就没有问题。

你说的话怎么和我的这么同步。

上一篇:ADS链路仿真相关
下一篇:DDR4规范

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top