微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 窜扰对信号阻抗的影响变化

窜扰对信号阻抗的影响变化

时间:10-02 整理:3721RD 点击:
在设计的时候板子过密,产生窜扰是不可避免的,如果布线间距很近,无法满足3W等条件,这是在相邻的信号线上对产生电压和电流引发窜扰,这个窜扰值对信号的阻抗有无影响,有何变化,求讨论

串扰, 信号阻抗

这根耦合率有关系,不过通常就5%左右的影响。

小编,对于你这个问题,我觉得问题问得还很有意思。首先要说明的是,串扰对阻抗是没有影响的,反倒是阻抗对串扰有影响。如果是空间比较小,那么一定会存在串扰,只是这个串扰是不是对你的产品有影响,这个时候可能一些设计人员会在这个时候考虑包地,那么问题来啦,空间不够的时候选择包地必定会影响到阻抗的问题,进而会引起更大的串扰

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top