DDR3地址线处理要求

对于四片DDR3的设计，在不加末端匹配的情况下，如何设计才能保证地址线最前面的两个器件不产生较大的反射，备注：除了调节驱动模型外，设计上应该特别注意那些问题，谢谢

如果是菊花链，你需要匹配片与片之间的走线长度，去减小各个谐波的反射。基本不可能做到。
建议走T点，通过分段控制阻抗可以实现消除反射。

这个走T点到四个节点的巨鹿相等，反射会减少，但是速率能提高吗?谢谢

一驱四，跑到800M还是可以的

这个800是数据线的速率吧，地址线只能到400了吧，谢谢

800MHz应该是时钟的，数据到1600Mbps了。
四片走T点的话控制得当跑到800MHz也还是很容易的。