微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 信号抖动解决

信号抖动解决

时间:10-02 整理:3721RD 点击:
仿真一对高速差分时钟,发现抖动很大,这个在pcb设计时怎样解决布线的问题

你没有人为去加抖动的话,仿真出来发现抖动大基本都是模型问题。

差分线互不等长也会影响jitter

长度是一样的,两根线是一样长的,不过是一种在不等长的地方绕线,另一种是在

窜绕对抖动的影响呢?

串扰对抖动肯定是有影响的,特别在高速串行总线中,串扰以及器件本身skew的影响是非常大的。
jitter是一个很大的问题。建议参照之前发过的jitter的帖子。
对于小编遇到的问题,可以将仿真过程描述一下,比较好针对性的分析解决。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top