电源完整性的意义
低频：开关电源的设计更多靠经验，或者功能级仿真来辅助，电源完整性分析好像能帮上的忙不多
100M以内，甚至50M以内的中低频： 电容的设计，经验法则在大多数情况下是够用的，甚至一些芯片公司提供的Excel表格型工具也能搞定这个频段的事情
100M以上：基本是IC的事情，和板级无关了
所以电源完整性仿真，除非能做到芯片到芯片的解决方案，加上封装以及芯片的模型，纯粹做板级的仿真意义不大
个人心得，不知道会不会偏颇，希望大家能来探讨
路过，帮顶。 free是SI 高手中的高手，今天来谈PI了。欢迎讨论
从趋势上看基本是这样了，早前做PI阻抗仿真的时候core电源需要在50M到100MHz内满足目标阻抗，但最近几年随着功率的增大，这个频率在板级已经越来越难以满足了，有些大的芯片厂家已有明确要求在板级只要在20MHz内满足目标阻抗就可以了，剩下的就交给IC来完成，这样看来，PI仿真如果没有考虑芯片只是在板级还真的是意义不太大了，个人完全同意小编的看法。
随着这个趋势越来越明显，开始思考一个问题： 电源地间平板电容的作用，到底有多大?
我们一直以来的设计，都要求电源与地紧耦合，形成平板间电容，有助于高频噪声的滤波
不过PI的仿真又告诉我们，100M以上的PDN阻抗主要靠IC的Die电容，如果Die电容足够大，高频的阻抗会被拉得足够低
我们的仿真也证实这一现象，一些Core电源，50M以上的PDN在加入Die电容的时候，阻抗很低，基本不用考评高频的噪声问题了
行业一些芯片的趋势也证明这一点，Intel，Boardcom的一些芯片，都只要考虑77M甚至22M以内的PDN阻抗就已经足够了
在这样的情况下，强调电源地平面板间电容有什么作用，这个电容在100M以内影响不大，100M以上又只关IC电容的事情，平板间电容的位置不是很尴尬吗?
如果不考虑平板电容在高频的滤波效果，那就只有一个主要作用，那就是减少电容的安装电感了
看看这个图片的原理
平板间电容到底对安装电感的影响有多大呢，找个时间仿真看看结果
学习了
高手一席话，胜读几年书。果然如此~~期待小编继续放料，关注中……
电源与地紧耦合不仅形成平板电容，重要的是减小平面的自感，更利于阻抗优化，减少板级去耦电容数量从而优化成本。封装和DIE级别的电容都会大幅增加芯片成本