差分信号的设计

差分信号就是就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。
差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：
1.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条
线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
2.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消,耦合的越紧密，互相抵消的磁力线就越多。泄放到外界的电磁能量越少。
3.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈
值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。
差分信号的布线要求：
      简要的说差分信号的布线有两个要求：等长、等距。等长是指两条线的长度要尽量一样长，等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距是指两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。
      但是在实际的PCB布线中，往往不能够同时满足两个要求，比如说由于管脚分布，过孔，以及走线空间等因素存在，必须通过适当的绕线才能达到线长匹配的目的，但带来的结果必然是差分对的部分区域无法平行，不能满足等距的要求。因此，必须在这两个条件中设定优先级，哪个是必须保证，哪个是可以通融的。
      满足等距要求的目的是保持差分阻抗的一致性。若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性及时间延迟。其实间距不等造成的影响是微乎其微的，相比较而言，线长不匹配对时序的影响要大得多。再从理论分析来看，间距不一致虽然会导致差分阻抗发生变化，但因为差分对之间的耦合本身就不显著，所以阻抗变化范围也是很小的，通常在10%以内，只相当于一个过孔造成的反射，这对信号传输不会造成明显的影响。而线长一旦不匹配，除了时序上会发生偏移，还给差分信号中引入了共模的成分，降低信号的质量，增加了EMI。因此，差分走线的设计中最重要的规则就是匹配线长，其次就是尽量满足两线平行走线。
因此，我在IMX233的底板PCB中采用了如下图所示的DDR-CLK差分线走线方法：

同时，freescale的MX233开发板上关于DDR-CLK差分线的走线如下图所示:

差分信号, 差分信号设计

学习，，这个是制板的吗

这个是设计的，与后续的制板也有关系。

先顶再看！

个人认为你这个layout不太理想。

小编 你要出来说说啊

想问个问题，就是差分线的+ -两根线间距跟他的线宽有什么关系?有什么规范吗?要不这个间距根据什么来定?

我觉得得看差分是什么信号控多少欧姆，根据常考的层叠，计算其阻抗要求，得出其线宽线间距。

受教了，感谢~