SAR ADC加入校正电路后输入范围变小
小弟有个问题，我的SAR ADC使用电容阵列DAC，并加入校正电容，
根据理论我的输入范围应该会变成
"vref * (未加校正时的电容大小/校正电容阵列的大小)"
原本输入范围应该是1V，但是根据这个算式我的输入范围变成
1 * (1024/1206) = 0.849 (10bits使用12bit校正)
请问我应该用什么方法才可以让输入范围变为1V呢?
谢谢各位的回应
我也用了一位冗余校正，但是没有输入电压范围减少的问题啊
谢谢你的回答^_^
请问你取样的方式是什么?又是用什么样的校正方式呢?
我是使用Top plate sampling，并且用非二进制的校正方法。
取样方式?你是说采样开关吗?我用的是一般的bootstrap 开关。
用了一位冗余电容进行校正，保证码字能够收敛
谢谢回答
那在请问一下你是做几位元的SAR ADC呢?
电容权重就是如何分配的?
我电电容权重是256 128 96 48 32 16 12 6 4 2 1 1
谢谢你
我是10位，冗余校正就多用1位，也就是11位，电容权重分配的话在你做冗余的那一位再放一个权重一样的电容就可以。如256 128 64 32 32 16 8 4 2 1 1
你试一下吧，希望对你有用
为什么不低位电阻，高位电容呢?
谢谢你们的回复，我会在试试看了，使用低位电阻，高位电容会有什么好处嘛?
谢谢了
你全部用电容，面积不大吗?
记得公司一个前辈研究过一个SAR ADC,在芯片内部全部用电容不现实，最终高6位用MIM电容，低6位用电阻实现的。至于为什么高位用电容，低位用电阻，是因为高位因分辨率多精度要求高，而电容的容差可以做到比电阻低很多的缘故，即电容匹配精度比电阻高一个数量级。
谢谢你的回应^^我会在多加尝试的，
再次感谢各位提供的建议
改变Vref的电压，就可以不用减小输入电压的范围了
你们这种方式的冗余校正，输入范围减少是很正常的啊，至于中间有个说的加了一个32的电容，那输入范围也会减少啊，我很奇怪为啥他说没。还有这种非二进制冗余最好说成是校正，作用是校正比较过程中的动态误差。而我们常说的校准是指校准电容本身存在的mismatch等引起的静态误差
非常同意你的观点
因为你的采样电容大于DAC电容了，所以增益大于1。解决办法，如果不是底板采用，可以让校准电容不参与采样（不接input，接VCM）,如果是底板采样，那只能提高reference电压。
小编用的是chun-cheng LIu的冗余位办法，这个不叫校准。
多余的电容参与采样，比如导致增益大于1，要么让冗余电容不参与采样（接VCM，底板采样的情况不适用），要么增加reference。
想不到這一篇還有人回覆啊！真是謝謝各位了，SAR ADC真是相當有趣的系統電路，每天感覺都可以發現新東西，不知道是不是我太弱了，類比電路真的是博大精深，好難學，但好玩啊！
希望我在工作的時候也能做adc＾＾
学习了，不错的经验
SAR ADC加入校正电路后输入范围变小