关于屏蔽逻辑的原理

想设计一个可编程的分频器，图片上部是除2/3的级联电路，N=2^n+p[n-1]*2^(n-1)+......，现在加了如下的逻辑电路之后，能够让后续的级联模块被短路，从而减小有效n值，但是看不懂原理。顺便问一下分频器的仿真流程是怎么样的?纯新手。

当pn为1时，第n个2/3才有用，输出的mod信号对前级有效果，否则等于0时，第n-1个2/3的modin信号直接为1，这个时候第n-1级就是最后一级。

谢谢拉

现在有了进展

今天是为了spdt