如何在DRC过程在中屏蔽某些单元
时间:10-02
整理:3721RD
点击:
我想利用Si工艺设计一些器件而非电路,因此设计过程中这些器件违反现有PDK中的DRC验证,因此想请教各位,如何能屏蔽掉这些单元不作DRC验证,而不影响版图中的其它部分的DRC验证。
如果是calibre run drc:
1)在.com里加上exclude cell xxx1,xxx2.... xxx1等是drc 不检查的cell. 例,一些mark log...
2)一些.com 中有定义加上某些层后,不检查所框住的cell,例,加excl 层。
如果是dracula run drc :
1)在.com里加上decell=xxx1, xxx2.... xxx1等是drc 不检查的cell. 例,一些mark log...
非常感谢楼上的回复!如果要是使用Diva验证可以屏蔽吗?
还有一个问题,.com文件是Command file的意思吗?是直接在design rule 里改就可以吗?
不建议在DRC过程中屏蔽某些单元,因为你tapeout后给foundry的时候,他们是不会帮你修改DRC文件的,有通不过的就给你发回来做。当然你们沟通好了除外。
一般情况下,他们也不希望你违反他们的设计规则。
diva也可以屏蔽,选择这个cell,在它的属性一栏立加入一条叫IfInclude,值上填1000就可以
我好久不用了,也许这个属性名记的不是很准,但就是这样做的
长见识了
谢谢楼上各位的回答