微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 模拟笔试的一道题

模拟笔试的一道题

时间:10-02 整理:3721RD 点击:

今天笔试遇到一道题,给了一个图中电路,中间三个反相器串联,最后驱动的MOS也没有负载,
问电路原理是啥?有啥应用?还有如果vdd上电过快会发生什么?
我没见过类似电路,有谁了解的吗?


图片在这

ESD 上电过快会把VDD到地的通路打开

典型ESD的power clamp电路

实际电路中采用的多不?是不是要厚氧器件才行,谢谢!

ESD Clamp 架构

太常用了,主要用在芯片的电源和地之间。电源是几伏的就用几伏器件,不一定是厚氧器件。

ESD RC CLAMP;
if VDD rise fast, Vx keep low because of cap,
open last nmos

用3个反相门而不是1个是为何呢?

属于ESD POWERCLAMP吧,有ESD RC侦测电路



增加驱动能力。因为最后那个NMOS一般尺寸比较大,1个inv不一定能驱动了,后面2个inv尺寸应该是逐次增大的

대답 2 # noves

Ha

好的,谢谢

学习学习

这是典型的power clamp设计,可以简单认为,esd脉冲来后RC没法及时反应,clamp管子短暂导通,从而泄放esd电流。实际工作机理比这复杂,电源到地打esd正电时,clamp管子衬底寄生diode反向雪崩击穿从而泄放esd电流,打负电时diode正偏泄放电流

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top