veriloga Pipelined ADC
时间：10-02
整理：3721RD
点击：
之前听别人作报告，说做Pipelined ADC，需要先用matlab建模，再用veriloga搭建，最后落实到CMOS电路上。请问用veriloga的主要目的是什么，对总的设计有什么帮助?谢谢！
nonideality modeling
为什么说是不理想的呢
thanks