如何优化sigma-delta ADC 的性能

现在有一个五阶，采样率64，单比特sd ADC，建模的有效位达到18位，实际做出来的电路有效位14，现在给了任务需要进一步优化adc性能，想问问有经验的各位，应该从哪些方面考虑优化，需要从matlab建模开始弄吗，不知道怎么进行，希望有大神能指点一下

5阶 single bit?

嗯，是的。

目前设计是你做的么?如果是，你应该知道怎么优化呀。

并不是自己做的啊，在别人做的基础上优化==

先分析为啥芯片流出来时14b, 模型是18b.