Cap-less 的LDO
尤其是使用在数字电路,数字电路瞬时(1ns)就拉大电流(50mA),
这样LDO怎么能稳?业界能这样用吗?
能用吧
并不多,比较难做到大电流时还稳定,10ma级别还是可以的
不会吧,我看有些data sheet上的cap-less LDO的负载电流可以很大啊,至少100mA以上
请问jianbinma
可以看一下是哪一家的产品吗?
它的quiescent current是多少?
片上CL = ?pf
看能带多少电流没意义,要看load transient.
5# kuohsi
good 1
capless都不敢写出loadregulation的。
我最近也在实践这个,是挺难的,10mA的数字脉冲都不行,有经验的高人指点一下。
人家是卖芯片,你要集成当然麻烦多了
kuohsi
我查看了一下,是特瑞士的芯片,型号:XC6501,你可以查一下,它的最大负载电流可达200mA,静态电流为13uA,至于片内电容多少就不知道了。
是DC 負載最大200mA 吧
有,一般对power要求不高的情况下
可以加一个快回路进去,就是从输出直接couple一个电容到gate上面,不过要阻断前馈通路。
最近也在考虑这个问题。
目前设计的芯片内需要一个LDO。不知capless是否实用,设计难度如何,稳定性如何?
load transient不可能稳 肯定有spike
学习了···
1nS的瞬态响应是用陶瓷的输出电容来克服的,cap-less补的也就是10uS左右的瞬态响应。
1.要看load transient
輸出電壓降低多少?
2.internal cap Area多大?
capless 对于瞬态响应肯定很差,一般文献给出的上升/下降沿都不小于100ns
呵呵,capless瞬态阶跃电流产生的drop out 电压有多大呢...单纯的DC能稳有啥意义呢。
学习了。
bucuo...
你好,请问你又这方面的paper吗?有的话给上传两篇吧。还有就是这种方法有量产的例子吗?万分感谢!
,是的,实际0.5uS都很难说,特别是电流突变时
各位大神有资料可以共享下谢谢
学习学习
不会吧,