LDO的负载电容如何确定
请问这个等效输入电容该如何仿真测量呢?
看你的规模了，从10pF~10nF都有可能，你设计的电路需要在负载Cap有一定必定范围都能有效
比如可以先考虑100pF~1nF范围
跑出功耗值
呃，我现在已经有了数字电路了。我的意思是能不能通过仿真，确定数字电路的输入电容的范围?
请问具体仿真方法是怎样的?谢谢?
数字电路的寄生Cap是一个范围，你可以去估算，你想一下MOS用作Cap时是怎么连接的，再估算你的数字门的规模，当数字部分在工作时，开关gates的数目是随机波动的，所以寄生cap是一个波动的值。
所以capless仿真的负载cap范围要大一些，这样实际使用才比较可靠。
嗯。这个我明白啊。但是我还是想通过仿真确定一个大概的量级，然后再这个量级上确定我负载电容的范围，向上向下都变化一个量级应该够了。
所以还是需要一个仿真测量的方法。
Cap不是通过仿真来估算的，首先你要计算出是什么量级，通过仿真来验证。
不好意思，我没明白，最后通过仿真来“验证"是指的什么?
你说的cap不能通过仿真来估算，那么在设计capless LDO的时候，负载电容会对稳定性有影响，应该怎么考虑这个问题呢?
我只是指出一个思想，设计者首先要知道怎么估算寄生Cap，仿真是来验证人得思想而不是代替人思考的。设计Capless LDO其实不用那么纠结，你只要知道数字部分的规模，，负载需要的最大和最小电流，最大电流变化率就可以开始设计了
什么的寄生Cap，它是怎么产生的，建议你好好看看书，反复看。理解了就不会特别纠结了。
还有你设计的难度很大程度上不是由寄生Cap决定的，而是数字部分需要的电流变化率决定的，这是个最大的难点。
也就是说你的寄生Cap最后采用的是：100pF，后者200pF，还是300pF，甚至400pF，500pF差别都不是很大。
倒是dI/dt这是一个很关键的参数。还有Imax，如果这个值很大（比如远大于1000mA/us），那么需要比较复杂的设计，这时候想兼顾低功耗是个问题
还是那句话，最后你设计出来的Capless LDO ，当寄生Cap变化比较大时还是一样能工作的。一开始只要很粗略的值。比如你估算出来是500pF，即使最后数字部分实际是300pF或者是800pF，这个对你的设计没有很大的影响。
当然前提是你要学会估算。不能差的太大，一般估算误差300%以内都可以接受，只有估算误差1000%（10倍）以上才可能（注意也只是可能）会导致设计时的问题。数字部分实际工作时寄生Cap有很大的波动的，围绕中间值上下波动100%以上很正常。
请问semico_ljj大侠，dI/dt这个值如何估算呢?
我想这个很难有准确的仿真，数字的负载电流还有开关的门数是动态的。百万门级90nm左右的数字电路，负载在几百pF应该是个比较合理的估值。
我又细想了一下，这样估值看看是不是合理：
假设一个百万门级的数字电路，先粗略估计有100万个PMOS管在VDD负载。如果这些PMOS都在线性区(全部为导通的情况，这样对VDD的负载电容最大)，对于单个管来说，Cgs=(1/2)*W*L*Cox=(3/2)*Width fF/um (Width是管的宽，可以参考Sansen书的0160号幻灯片，线性区Cgs的公式可以参考拉扎维图2.33)。
如果你用90nm的工艺，假设PMOS的宽为200nm，Cgs=0.3fF。100万个管就是1e6*0.3e-15=300pF。
这只是粗略估算，VDD上的P管数不一定精确，也有一部分P管可能在截止区，所以你大概可以有个预估，留好余量。
1M门级的可以预估为1nF，不会有很大的问题的
dI/dt是数字部分功率切换或者说是动态功耗变化决定的，这个要设计人员商量的，最大值以上再保留一些余量
感谢你的回复！
我知道怎么估算寄生电容哈。可以从官方的文件中找到gate density，根据面积得到门的数量，然后仿真或者计算出每一个门的寄生电容，然后乘以门的数量，应该是这个流程吧。
问题是我这样推算出来的结果大概只有4pF左右的电容。但是我自己想了个方法仿真了一下等效的输入电容，发现有300pF左右。出入太大，所以想到版上来问一下。
你这个差别有点大了，我觉得你的估算可能小了一些，但是你的仿真得出的Cap的方法可能也有问题。
你用什么方法仿真出等效电容的呢?我觉得可能有问题
不好意思。确实是估计小了，应该在40pF左右。而且我估计的应该是比较乐观的值，我只算了PMOS的Cbs和Cgs。这样完全没考虑NMOS管，我觉得再乘以一个2也应该算合理。所以大概在80pF左右。
这样与仿真结果相差400%。
能不能算一个可以接受的范围?
我的想法是把数字电路当作黑盒子，里面就是由电阻，电容，以及一些受控源组成的电路。
然后，在电源上加上小信号，做ac分析。
取出电源中流出电流的虚部。
这个电流应该就是对应的容性阻抗部分的电流。
这个方法我不好说对不对，只是绝的有点问题！
基本没有很大的问题，是只需要算PMOS或者NMOS即可
但是除了Gate上的寄生Cap，你还要估算S、D上的寄生Cap，Metal Cap一般可以忽略，贡献率小于10%
好的，非常感谢！
学习了
