面试归来，一个问题供大家讨论一下
然后，面试官质疑，主次极点交换的时候，必然出现一个点，主极点等于次级点，所以LZ设计的这个两级运放设计有问题。
LZ很困惑，讲出来大家分析讨论一个，面试官的质疑是否合理。
ps：实际面试时候讲的是一个结构稍复杂的ldo，帖子里换成两级米勒补偿运放，方便大家讨论
另外，小编没有流片经历，面试时候是说有好还是坦白交代好?谢谢
面试官傻逼，密勒补偿运放负载电容增加后必然会有一个临界点啊，这个点上两级点相等。密勒补偿运放不能驱动大负载电容。要驱动大负载电容，直接把补偿电容去了，效果岂不更好?
拉扎维301页有些话也许可以看看
那到底有没有这个临界点呢?估计lz自己也拿不准，我也拿不准。所以我觉得面试官的疑问也很正常。从单纯数学上考虑，就是一个f（cl）的表达式，有多个极零点，这些极零点如何随cl的变化而变化位置，有些像root locus的概念，轨迹应该是连续的才对，但是不是会重合却未必。印象中这是capless ldo里爱讨论的问题。
负载电容是会变的，必须考虑负载在大变化范围内都稳定
LZ 根据root locus技术认为不存在临界这种情况，不知道有其它解释不
用三级结构可能好解决吧，我乱想的，没试过哈
面试的人问的没问题，你那样的补偿在LDO设计中会出问题的。
根据什么负载，设计什么运放
看到书上提过，别人也说过，不过自己没遇到过，迷惑。
也许面试官考虑到miller电容Cc变化时主次极点相等，相位裕度不够，导致不稳定。
你算过就知道两个极点不会相等
嗯，这个问题有点欺骗性
三级结构更难稳定的
看这样子，你没能说服对方。
是的，给我第一感觉面试官说的很有道理，然后用root locus一想又不对。
本来想用这个技术解释的，面试官对root locus不感兴趣，原电路又过于复杂，一时我真不知道该咋反驳，就是觉得好奇怪，认为我的设计没有问题，同时面试官说的又有一定道理。
反正是被鄙视了
根轨迹是用于闭环系统的分析
两级opmap开环的时候， 负载电容不断增大
当然有可能两个极点靠的很近
小编还是仔细推导看看，大家都等着你。
电容cl是变量，2个根s1，s2在复平面上随着cl的变化划出根轨迹，设初态s1在左边，s2在右边（主极点），终态s1要位于s2的右边，移动过程中能不能不碰头呢?不能！
1）如果整个过程都是实根，那一定碰头，无需我多解释。
2）如果中途产生复数根，s1，s2离开了实轴，似乎能够避免相撞了，但是，复数根总是以共轭的形式出现的，这是关键，也就是说，s1，s2无法带着虚部而又实部不等地擦肩而过！
所以，2级运放（或ldo），不管你是什么具体电路，一定存在这么一个碰头点，s1=s2=实数，这个叫做临界阻尼点。
上面的叙述开环闭环都适用。
根轨迹是闭环函数分母的根，面试官问的极点是开环函数分母的根，根轨迹不重合不能说明开环极点不重合，用根轨迹说明稳定性应该是不要跑到右半平面吧（原来没学过这个，刚刚查了下现学现卖~）
对于小编的LDO，直观上感觉中间有一段范围应该是不稳定的，负载电容范围“全兼容”的LDO不知道有谁见过?
sweep过CL吗?在所有CL下稳定吗?
你这设计反直觉
cap less LDO主极点在内部，你这主极点却一会儿在内部一会儿在外部，这种设计用脚趾头都可以认为不能实现量产。
你没有明白面试官的问题，面试官的意思是你的设计必然不能实现大的负载变化都保持稳定，这跟用不用根轨迹分析没什么关系。
你似乎在推导中不知不觉用了闭环的root locus。
我只是说这个在数学上很像根轨迹的方法，但并不是说就是根轨迹图。正统的root locus是说闭环函数是含某个变量的多项式，然后分析该多项式根的变化，而根就是闭环的极点，所以用极点的位置就可以判断稳定性。这里的问题是说某开环函数是含cl的多项式，能否分析该多项式根随cl变化情况，而根实际是开环极点位置。所以lz的问题就复杂了，首先，是否可以避免开环极点相遇?其次，如果相遇系统是否仍然稳定?大家也不能光考虑极点变化而忽略了零点的影响。闭环时闭环零点对稳定性没贡献，可是开环时开环零点对稳定性是有贡献的。
说得对，后面部分说到闭环了。我重新编辑一下。
建议看下这篇文章
R. Reay and G. Kovacs, “An unconditionally stable two-stage CMOS amplifier,” IEEE J. Solid-State Circuits, vol. 30, no. 5, pp. 591–594, May 1995.
没看明白问题在哪里。用补偿做的运放负载电容肯定是有个上限的。本来设计就应该标明最大能带的负载电容是多少。
米勒补偿实质上不就是feedback a current signal 吗?
现在把我这几天想到的列出来，看看大家有什么意见不
1：首先我认为在闭环（LZ认为补偿算一个internal loop）情况下，谈极点在电路具体哪个位置很不专业
2：用root locus 能最直观解释，始终是拉高次级点，拉低主极点，不存在相等的临界点
3：算一遍，LZ的ldo频率响应有点复杂，算起来比较麻烦，就算这个两级miler 补偿opamp
当Cc>C1情况下，
P1=1/(gm2R2R1Cc+R2CL)
P2=gm2/CL+1/R1Cc
当gm2R2R1Cc dominate时候，可以不专业点讲主极点在第一级输出
当R2CL dominate时候，可以讲主极点在第二级输出
但是不管怎么样，P1和P2不可能重叠
欢迎讨论，并指正
实际上是输出电阻和输出跨导的变化