LDO 轻载问题

请问各位大牛：刚开始做ldo,看了很多篇capless_ldo的文章，好多里面在轻载（低电流负载）的时候都不能保证stable，有个最小电流的限制。那这样的ldo在实际中能应用吗?如果能应用，该如何保证实际当中不会发生不稳定的情况呢?

学习下

是的，实际上Capless一般用在一旦开启起码功耗100uA以上的地方，如果负载只是1uA~10uA，很多Capless的设计都需要特殊改进

如果你想设计1uA~100mA都稳定的Capless LDO，不是不行，而是结构复杂，补偿难度加大，LDO自身功耗也会加大

那从刚开始空载到full load加载的时候，0—100uA这个过程的跳变总会带来unstable的问题啊，还是说capless ldo就一直接着一个100uA往上的负载?那样quiescent current 也太大了啊

你设计的quiescent current 有多大呢?

这就是trade off，你如果既要考虑全范围稳定，同时静态电流要小，还有overshoot也要小，恢复时间要快，这会很难！
怎么折中，就看自己的需要了

首先谢谢你的回复！
我们这边要求做个queiscent current=1u左右，IOUT(MAX)=30mA,其他的应该都还好说。之前用了off-chip ldo做了一个，感觉还可以。但是后来要求做capless ldo，感觉这个稳定度就是问题了。1mA_30mA的step iload还可以稳定，但是往下的就很难保证稳定了。关键是这么低的current，做成SOC，面积也不小啊。感觉是个问题！

queiscent current=1u?学校项目吧！
实际中这么低的功耗，反应时间也不会快！

做一个实用Capless LDO还要其他的要求，比如你的?iload变化速率是多大?希望最大的瞬间电压波动多少?恢复时间多少?实现的工艺是?等…………

关键看应用和设计成本了，一般在低于几十uA的负载下，数字CORE可以让其处于POWER DOWN的模式，这样可以不用考虑其稳定性了，当数字CORE运行时，得让LDO闭环稳定。

是的。可以设置powerdown

1uA~10mA~100mA，可以实现Capless，关键是看你的设计要求。主要是瞬态Iload响应需要多块。

谢谢你的回复！不知道你说的power down，是指设置digital core 让低负载的时候关掉LDO，一加进来就是uA级以上的load电流然后工作；还是说power down 是0 load的时候闭环稳定，一加进来就是uA级以上的 load电流正常工作，我目前采用的是后者方案。

Mark 一下