capless 的LDO片内用120pF的电容算逆天么？

还不算。只怕……

这是你所有corner仿真后得出的结论吗?
还有你的负载全范围仿真了嘛?从没有负载到最大负载。都是稳定的?

如果只是仿真其中一种得出这个结论，那说明还远远不够

使用时也要注意 有寄生Cap，要合理估算 LDO输出负载的寄生Cap

Corner还没仿，负载范围仿了，这个是空载裕度，满载更稳定。寄生cap是要好好估算下。谢谢哈~

负载范围多少?

单芯片用20pF足够7.5A的负载电流，你这个太差了，没有实用性。电容面积太恐怖了。

120pF,单位面积算5fF，24000um2. 120um*200um.

刚开始学LDO，这位大侠有么有20pF例子供小弟参考参考?

是420um*400um。

都够一个LDO大小了，超神了。

其实我见过100pf的例子。
电容比LDO大的多的例子比较多。

啥叫合理 啥叫不合理我觉得和你的标准有关系没有reference就没有合理不合理的结论

参考标准就是“通常”如何设计。毕竟我接触的少，很多方面了解不够。

做IP对面积上的成本，要求低。

不一定非得保证60度以上，45度左右就够了。

你的LDO 对多大规模的数字供电?是1.8V还是1.2V?

20pF 就能搞 7A电流，太强悍了。可否介绍一下?

4V输出。不是多大规模的数字电路，是个buffer。

我也这么想，45°的话电容可以减小不少。我只是想问下120pf会不会逆天。嘿嘿。

我知道这个面积太大了。现在正在找新的方案。大侠给推荐个么，DFC怎样?

我也觉得太大了。我这个刚刚开始学的也觉得你不对。
你的120PF太恐怖了。我看见别人的很小

用的高压工艺，setup比较奇葩，吓到你了，不好意思~

我给别人画版图的时候 都是大约100X100UM大小的MOS电容

简单点的，别搞那么扯淡的。成功很难

你的这么大的电容的你的LDO的速度怎么样?

100*100也够给力的了！咱不能在小点么，呵呵

给个建议呗。我是看来看去觉得还是DFC结构简单点。我这个电容这么大是因为用单级折叠共源共栅直接驱动pmos，加ahuja补偿。用的是高压工艺，pass管的L最小3um，栅电容很大。
该怎么改进呢?大侠?

环路GBW?500k多一点。