13-bit pipelined ADC研制成功
目前的测试结果是:
输入信号频率 fi = 2.401MHz
采样率 fs = 2MHz
测试结果是:
INL < +-0.5 LSB
DNL < +-0.25 LSB
SNDR =74 dB
ENOB = 12 bit
SFDR > 80 dBc
最低工作电压 2.5V
包括片上基准和参考电压电路的功耗 < 25mW
后面马上要开始测5M采样率下的性能,估计问题不大。
不知道这种测试结果在国内属于什么水平?
小编好厉害！ 恭喜了！
想问个问题，你的第一级采样保持中 采样电容多大啊！
LZ你太有才了！
第一级采样电容用的是2pF
还不错了
国内10bit 40MSPS的pipeline见过几个
12bit有
14bit以上的好像只见国外的?
24bit 几M的delta-sigma也有
原来是TH的Li啊
久仰久仰
有关这个写好发表的论文么?
拿来学习学习啊
哈哈，赤裸裸的show off 贴啊
congratuation！
谢谢小编，原来是小编是 TH的li大侠阿！读过你的paper,久仰！我还是你本科的师弟呢，嗬嗬 攀个关系先！
有几个疑惑的地方，请li大侠指点一下。
输入信号频率 fi = 2.401MHz
采样率 fs = 2MHzasic;ic;fpga;cpld;嵌入式;单片机;mpu;mcu;asi;dsp;arm;mips2hN"jA [.^s
测试结果是:
-INL < +-0.5 LSB
DNL < +-0.25 LSBwww.eetop.cn0R1m_rB
SNDR =74 dB国内最顶级的开发者论坛---FPGA|ASIC|DSP|ARM|MCU|电子电路|嵌入式|开发设计H0h！~ Y%J&_I([
ENOB = 12 bit
SFDR > 80 dBc
1.在undersample的条件下 就可以取得这么好的 信噪比，那么在奈奎斯特采样下不是会更好?
2. 你的INL DNL的数据太好了都相当于14bit精度了，可是采样电容才2p，好像不太可能做到把！
3. 功耗<25mW ,我在ADI的网站上察看了他们的pipeline ADC 14比特 1M 以上的功耗都在200mW以上，而且与你的性能指标相差很大啊！
4. 你的pipeline性能这么好，都采用了什么比较新的技术呢?
我的mail是: mircrouser@163.com
期盼你的回复！谢谢！
gong
功耗确实比较小，这种校正技术还是很有发展潜力的，不知道速度能做到多大。：》
久闻Li大侠，恭喜了 ！
<br />
正在写，写完后就挂上来.
最新的测试结果是:
DNL < +-0.2 LSB
INL < +-0.4 LSB
For fi = 2.4MHz, fs=2.5MHz
SNDR = 75dB
SFDR = 91.2dBc
For fi = 2.4MHz, fs=5MHz
SNDR = 74.65dB
SFDR = 81.3dBc
牛人啊．值得学习的对象
congratuation！
恭喜恭喜啊以后还请多指教
congratulations！
小编厉害,羡慕ing
应该是假的
国内算很不错了
在国际上的设计水平呢?
xie xie
应该讨论技术，而不是恭维
13bit 的ENOB做到了12,太牛了！
欠采样性能达到这个水平，不简单啊
精度很高，速度一般
给你一些发表的结果
pipeline0.18u, 800M, 105mW
flash0.18u, 1.6G, 328mW
SAR90n,600M, 10mW
楼上的, 只给速度和功耗，不给enob 似乎不好比较把
bigbull ！
big big bull ！
难道真的是李福乐老师?哈哈
真的是李老师吗?这个精度和功耗都很不错啊！
就位数和精度，国内的应该算不错了吧，但是国际上可能就是四五年前的水平了。
我所知道的一家研究所Pipeline的14位做到60Msps（不过有效位数为10位），在20Msps一下有效位数可以达到12位，功耗具体不清楚，不过用的Bicmos工艺，功耗应该不低。据透露他们还在研究16Bit的Pipeline ADC。
但就功耗来讲感觉这应该是国际领先的了，还有测试结果和设计目标如此接近简直让人惊叹啊
期待中国的第四篇JSSCC