请教14Bit流水线结构的ADC要求基准源精度是多少？

这个。
你们就这样上14b的项目阿?

只是预研···
还没具体的计划，难度很大，估计做不出来的

你还没有理解pipeline ADC对于reference的要求，又不是要对vref进行量化。
vref只是用来在Mdac和comparator里用，一般的bandgap vref都只有几~十几mV的偏差，对每个stage的
量化根本不会有影响(stage bit<=4)。vref主要是要有驱动能力（Mdac）和低的噪声就可以了，不需要达到
你说的这么高的精度。

谢谢四楼的
请问基准的TC主要有哪些来决定?
是pipeline的每级位数吗?
如果是采用4+4+4+5的结构的话，TC大概要在哪个范围?

如果基准的TC和ADC精度无关的话，这个图是不是就有问题了
还是我理解错误了
这是一个产品手册上的图

晕，图没放上来

1. The Vref absolute accuracy for pipleADC is not a probem. But the noise and temp. coef. will be an issue.
2. BTW, 1/2^14=30.5175ppmnot 0.6ppm

呵呵，估计LZ的ppm少了一个ppm/度。