求助，请帮忙分析一下

高手请帮忙指导一下。谢谢

你op1是不是正负接反了啊。如果vout接正的话，是这样子的：你抽一个大电流，会把输出抽低，那vout变低时，va不变，会迅速将op1输出置低，使error OP输出迅速拉高，从而使NMOS管VG增大，从而再把vout拉回来。这个op1的存在，会使regulator更灵敏稳定。
目前接法，不太明白。等待大神解答吧

op1的作用就是让VA=Vout，2个管子mirror

实际仿真时，VA和Vout有100多毫伏的压差。空载时，不加OP1，环路的Phase margin接近零；而如果空载时加OP1，则环路的phase margin为80多。

确定没有接错，应该从环路稳定性的角度来分析，但我就是不知道怎么分析。

这种在环路加OP的，OP的带宽要大于整个环路带宽的10倍以上。这样OP的加入就不会对环路稳定性产生影响了

你好，能不能详细的帮忙分析一下。谢谢