CP PLL的VCO如何受PVT影响最小

我目前做的VCO基本都是基于压控然后转到电流模的，这样有个问题就是电流随process corner变化太大，如果我想做到1GHz以上，仿真看最低的pvt满足1G时，最高的都3G以上了，有没有什么方法来缩小这个差别，否则很浪费面积。

一般的设计是这样。你浪费了多少面积，如果做精准电流的代价 比较一下 。