MOS管的源漏之间耐压高，还是栅极耐压高呢
帮顶！
栅氧总是比源漏端分别到沉底的PN结脆弱。
ding.............
0.5um 5v device
gate 5v ok , but7~8v 開始 leakage
drain 一般是5vjunction 可稱到 11v
一般都是 gate 先死.
现在一般都是channel punch through
栅氧的击穿电压是比漏极衬底结或源极衬底结的击穿电压低，一般工艺上给出的是栅氧和P阱或栅氧和N阱的击穿电压，这个电压的数值比漏极衬底结或源极衬底结的击穿电压低，但是比源漏之间的击穿电压高，比如对于1.8V的NMOS管，给出的栅氧和P阱的击穿电压小于-4.6V，
漏极衬底结或源极衬底结的击穿电压大于7.5V，源漏击穿电压大于3.6V。这里有一个问题就是栅氧和P阱的击穿电压为负的，那是不是说栅极和P阱之间加+4.6V栅氧不容易击穿呢?为什么工艺上一般不给出栅漏或栅源的击穿电压呢?还回到我开始说的问题，对于1.8V的NMOS管栅极、源极和衬底都接地，漏极电压接4V，此时源漏击穿而栅氧并没有击穿，此时的源漏击穿并没有达到漏极衬底结的击穿电压那它应该是源漏之间的穿通，而这种击穿是可恢复的，那这样使用除了漏极源极之间漏电外会不会影响NMOS管的使用寿命呢?如果影响使用寿命，那它影响的是漏极还是栅氧呢?
channel punch through如果经常发生会不会影响管的使用寿命呢，或者所加电压值接近channel punch through使用的话，除了漏电外会不会影响使用寿命?
芯片正常work时候不会punch through，因为电源电压+10%最多加+20%
但是ESD时候，S/D电压会比较大，通常都是minimum channel length的channel被breakdown
轻微的punch through是可恢复的，但是严重而且持续时间长，channel burn out
其实就是把这个device当discharge的通路给牺牲掉了
太高深了 看不懂
谢谢，在ESD的时候，如果发生了minimum channel length的channel被breakdown，那漏衬底结还会不会被击穿泄放电荷呢?如果需要3.3V的MOS管工作在5V电源上，5V的电源稳定时能保证MOS管各个端口之间的电压小于3.6V，但在每次上电的时候管子的栅漏间、源漏间的电压会有一段时间处在5V左右，大概100us的时间， 这样会不会有问题呢?5V没有超过栅氧击穿电压（8V)、源漏的击穿的电压（6V），这样使用会在多大程度上影响MOS管的使用寿命呢，栅极先出现问题还是漏极?
一般是 SD耐压高于GS
很好！
受教了。
求详解
求详解
我给出终结答案：
对CMOSC工艺，TOX 很脆弱。源漏耐压VDS比栅氧好的多。且L更加，VDS亦会增加。
TOX 则不然，电压高 内建电场强，热载流子等注入到栅，更会恶化电场强度，最终物理损害而出现gate 漏电。