微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > mismatch 总结帖

mismatch 总结帖

时间:10-02 整理:3721RD 点击:
论坛里,信息太庞杂,很多都是资料的堆积,很少有总结的帖子,因此,绝大多数的designer 都只是看看看看。在此,开贴希望可以总结一些最基本的信息,以便大家共同提高。希望得到小编们的支持。小编会不定期更新关于主题的相关信息。希望同志们支持。

第一帖,研究mismatch的意义和方法。
mismatch是电路设计中至关重要的一个参数,在基本模块的设计中需要特殊关注。在运放,带隙,LDO,比较器中都拥有者无与伦比的位置。如果说,一个带隙没有考虑mismatch,那么这个带隙绝逼是失败的作品。mismatch的重要性,不再累述~
mismatch 研究的方法在哪里呢? 这是在研究任何问题之前都需要讨论的,因为直接关系研究的方向和结果。本人抛砖引玉,认为mismatch的研究应该包括:(1)基础模块的原理(电流镜的mismatch),(2)系统的mismatch,(3)mismatch 的手算,(4)mismatch的仿真,(4)mismatch的优化几个方向进行。个人力量毕竟有限,希望同志们多多佐证,提供参考。接下来,介绍mismatch的原理。

顶一个。坐等你的总结

樓主加油 頂一下

现在还处在以下阶段:关键模块的工艺偏差,只看ss和ff极限偏差;至系统级,跑mc看整体情况。至于手动计算,觉得是个高大上的东西,还没有试过。

支持!
建议图文并茂,并能给出reference哈

模拟电路的基础就是模块化,一个再复杂的系统也就是由pmos,noms,resistor,cap,bjt,diode等组成,如果组成模块,无非就是差分对,电流镜。而mismatch研究的对象,也就是电流镜和差分对。今天主要介绍mismatch 的基本原理(电流镜的mismatch)。

小编加油

小编为何不整理成文档呢?

ding~

哪有那么好估算啊,mismatch的原因特别的复杂,咋能说清楚啊。

小编继续!其实对电路设计师来说,更重要的是要知道怎么减小mismatch。

从电路设计的角度,减小mismatch最常用的有:1,增加尺寸,2,增加晶体管的overdrive voltage。

从版图设计的角度,常用的减小mismatch的办法有:common-centroid结构,用dummy transistors包围,均匀的金属分布。更复杂的办法可以参考高精度DAC设计的相关论文。

为了挣点信元容易吗我。

完全正确的

小编加油,一起努力

mismatch 对于COMPARTOR是最关键的,一般仿真,跑MC也可以。或者DC

坐等小编更新“今天主要介绍电流镜的Mismatch”

小编还没开头就跑了几年不见人......

学到了。
顶起来,希望小编能继续分享。

我也看到了。虽说经验分享是个人的决定,可做可不做。可是这虎头蛇尾的也太快了吧。

推荐阅读论坛里的一本书《Mismatch and Noise in Modern Ic Processes》

帖子好几年了哈,等我续上绝不断更

电流镜的mismatch,主要有Id=beta*(vgs-vth)^2 这个公式决定的(饱和区)。也就是主要由beta和vth有关。同时对以上公式求导可以知道delta(Id)=-2delta(vth) *Id/(vgs-vth)+delta(beta)*(vgs-vth)^2

假定vth和beta是完全不相关的(实际上是有一定相关性的,不相关时mismatch更大),deta^2(Id)/(Id)^2=4delta^2(vth)/(vgs-vth)^2+delta^2(beta)/(beta)^2
这就是我们最常见的电流镜不匹配的公式。

有了公式以后,我们如何手算mismatch呢?
换句话话说,spectre是如何仿真的呢?
答:
pdk内是有对应的参数的,在蒙特卡洛仿真时,会加载进来。
ok,知道这些,我们就有了手算的基础了。

手算:
(1)查找pdk内 delta(vth)mismatch测试结果(detla(vth) vs sqrt(w*L))
(2)查找pdk内 delta (beta)/beta 测试结果
(3)带入设计量vgs-vth W*L 计算出结果

最后,有了计算电流mismatch的方法后,就可以计算运放,bandgap了
而后,你就有了优化mismatch和noise的手段和方法

好贴,别沉

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top