MASH1-1-1结构求助

小数分频中的sigma delta架构采用MASH1-1-1，每一级的进位输出是要通过怎么样的数字逻辑转换成4bit位的输出?
out=c1+c2(1-z^-1)+c3(1-z^-1)^2 单纯的通过这个公式是怎么得到4bit位的输出呢?(在cadence中搭建电路)
求大家指点或者有没有相关的资料?多谢大家！

用全加器一级级加上去

多谢回复 你看我理解的对不对 把上面的式子展开得到四个加1项和三个减1项，利用全家器加四个1然后再减去三个1对么?