微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > MOS管的漏电流是怎么回事?

MOS管的漏电流是怎么回事?

时间:10-02 整理:3721RD 点击:
请教MOS管的漏电流是怎么回事?怎么产生的,对电路性能有什么影响?谢谢

在NMOS有些朋友,叫作电子它会想穿过一些地方
只要非它正常该去的地方:S 到 D,都通算漏电流。

通常在理想状况下,如果mos管关断时是不流过电流的。但要注意到漏/源与衬底之间是两个pn结。即使mos管没有沟道,漏源之间还是有反向的饱和电流,这就是所谓的漏电流。当然,由于漏电流的存在,整个电路的静态功耗会有所增加

要求放大时MOS一般工作在饱和区,漏极电流是非常重要的参数!

漏过去的

3楼正解

这个有些基础吧

降低漏电流,就可以降低静态功耗,也就降低整机功耗了。

会使sc电路产生误差

我也想了解一下,我们最近一些器件漏电流很大,我正在研究是什么原因造成的。

漏电流要如何避免?

test...

有木有什么准确点儿的定义呢?

请教 MOS管作开关管时候,怎么才能保证管子完全关断不会漏电呢?

同问,最近用SMIC 40nm工艺发现管子无法关断

除了前面坛友讲的反向饱和电流(PN结结面附近少数载流子分布差异造成的扩散电流)以外,最常见的是施加较高反向偏压时PN结耗尽区内由于强电场而产生的电子-空穴对引起的漏电流,以及短沟道器件的源-漏串通电流。另外,漏极重掺杂区也会产生带间隧穿电流,5V以下的MOS,由于源漏掺杂浓度很高,带间隧穿电流甚至成为漏电流的主要来源。

又学到了一点东西~

这个解决不了,只能缓解吧。

这应该要看你的管子工作在什么状态吧,一般N管电流都是从S到D的

3楼正解

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top