流片时RF MOS和analog MOS的制造流程是完全一样的么？

[求助]流片时RF MOS和analog MOS的制造流程是完全一样的么?
因为我做了一个RF的电路，由于用了自己的layout方法而不是library自动生成的layout，使得LVS过不了。如果删去一些层，比如LVS_RF等（Design Rule说这些层仅仅是LVS时使用的），然后在电路图中改成analog MOS，就可以通过LVS。
问题是实际流片生产中，RF MOS和analog MOS的制造流程是完全一样的么?比如一个管子用了RF MOS，旁边的一个管子用的是analog MOS，两者尺寸完全一样，layout的形状也一样（当然analog MOS的layout没有LVS_RF等），做出来的性能也是一样么?
谢谢了。

不是有SoC这个词吗
具体你的神马工艺需要再确认一下

一样的，RF_MOS只是在schematic simulation中加入了更多的parasitics.实际layout normal MOS 和 RFMOS没区别

哦，就是RF MOS和analog MOS仅仅是model不同而已（RF MOS对寄生效应模拟的更精确一些），具体生产的时候还是一模一样的?

然也，三楼是正解。

shi di

RF MOS 和analog MOS从工艺角度来说是一样的
RF layer只是CAD layer, lvs时候区分device而已，不是mask layer
如果是tsmc的话，RF MOS 就是他给你layout 画好了，电路做前仿时候都带寄生的，或者说model更准确

那么普通Analog工艺的金属厚度也和RF的一样吗，还是不同呢?

RF top 金属比较厚，用来做电感；其他的都一样。所谓的analog/RF工艺都是在logic工艺上添添补补，大部分是一样的。

一样的，只是RF模型增加了高频模型！

最重要的差别是地下有没有deep nwell的隔离层吧。

想问下，既然没有区别，为什么不只保留精确的RF模型。是考虑有些应用不需要高精度，选用复杂模型仿真时间更长?那应用的时候该怎么选取呢?

学习了

原来是一样的

看大神现身说法

RF layout 对于analog layout 面积要大很多，所以一般都用analog 的