微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 关于cmos反相器组成的延时单元

关于cmos反相器组成的延时单元

时间:10-02 整理:3721RD 点击:
在pipelined adc中,需要用到2相不交叠时钟,其时钟发生器中需要用到延时单元,我看好多paper上都是用几个反相器串成的,但是我在电路中串上仿真后,发现延时没有够,串上更多的反相器依然还差很多,这时该怎么办?是不是重新设计反相器,减小起宽长比?还是说有专门用于延时的反相器设计方法?

串更多的反相器就可以了,中间加些cap可以增大延时,注意对称.

首先你要知道延迟产生的原因是什么:
印象延迟主要是两个:一个是rc的充电时间,一个是门的预置电压,这两个都是可以通过调整宽长比来实现。如果还是不够可以考虑在反相器上串一个电流源来实现

请问delay多久的时间才算够用?
几ns? 几十ns ?

现在我串了4个反相器,加上NAND2的话只得到80p左右的延时,而我又增加了4个,只达到120p多一点,而设计要求达到200p,这样的话用同样尺寸的反相器感觉会串好多啊
我想只通过调节反相器的宽长比来达到目的而不另加额外的元件,大家有什么经验么?

不多,应该多加

调整反相器尺寸,采用倒比管


坛子里一个文档的截图,很明了
TSMC65nm时,不交叠时间不要小于0.3ns,往上的话就要看时钟要求
俺一般都是一个L很大的反相器后面接一个正常的反相器用来整整形,然后再接一个L很大的反相器,再接一个正常的反相器整整形,如此交替,做成一个延时单元

多谢ls诸位,我去照着sumig的做做看
我一直以为在同一个模拟ic中最好不要变动L的值

注意留好余量

不过图里电路的时钟上升沿是不对齐的,可以在支路上添加与非门来实现时钟上升沿对齐,不过貌似设计中这个不是很重要~

学习中~~!

加电容,增大延时

INV中N和P的尺寸做成L=W即可,不过这种方式比较粗糙。

加小电容或者inv的充放电流恒定可控。

又学习了

咋个光用反相器啊 这个本身的延时非常的小哈
你加个电容嘛,就是mos管的
反相器的延时其实是可以忽略的

是指P n的比是反比嘛?

多串幾個就可以解啦…至於要多少才夠…通常我是抓100p左右…會隨corner會變多變少

倒比管!哈哈

沟道长度要足够大,延迟的效果才比较好

ddddddddddddddddddddd

请问0.5um工艺,延迟多少比较好呢

你好 倒比管是什么意思

你好 请问这个反相器上串联电流源是什么意思 求指导 多谢

首尾用小尺寸的反相器中间用大尺寸的大尺寸的可以只增大管子的L而W与小尺寸的相同这样版图也好画
不知道这个办法如何还请各位大神赐教

学习了

很有道理啊。

请问这个文档是什么?能分享下吗 谢谢。

请问门的预置电压怎么做呀?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top