微波EDA网,见证研发工程师的成长! 2025濠德板€楁慨鐑藉磿閹达箑绠柨鐕傛嫹03闂傚倷绀侀幖顐︽偋閻愬搫绠柨鐕傛嫹16闂傚倷绀侀幖顐﹀窗濞戙垹绠柨鐕傛嫹 闂傚倷绀侀幖顐も偓姘煎櫍瀹曚即骞囬濠呪偓鍧楁煥閻曞倹瀚�闂傚倷绀侀幖顐﹀窗濞戙垹绠柨鐕傛嫹
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 在0.13下使用多个反相器延迟最小

在0.13下使用多个反相器延迟最小

时间:10-02 整理:3721RD 点击:
在0.13下使用多个反相器串联,怎样设计使延迟最小?只要延迟最小就可以,本人是新手,谢谢!

同问,想知道.13能达到的最小门延迟是多少啊

先确定最后一级带负载的大小 。让每级反相器的尺寸 按一定比例逐级增大。
一般数字CMOS电路设计的书里都有讲的。

闂傚倷绀侀幉鈥愁潖缂佹ɑ鍙忛柟顖g亹瑜版帒鐐婇柕濞р偓閺嬫牠姊虹捄銊ユ珢闁瑰嚖鎷�...

学习之。

实际中却不是这个比例

4楼正解

闂備浇顕х换鎰崲閹邦喒鍋撳顐㈠祮闁靛棗鍊块幊婊堟偨绾版ɑ鐏冮梻浣筋潐瀹曟ḿ浜稿▎鎾村仭鐟滅増甯楅悡鏇㈡煃閸濆嫬鏋ら柡鈧悧鍫涗簻闁哄倸鐏濋顓犫偓娈垮櫘閸嬪嫰鍩㈡惔銊ョ闁哄啠鍋撻柣鎾跺█濮婅櫣鎲撮崟顏囧焻闂佸憡鏌ㄧ换鎰版偩閻戣姤鏅搁柨鐕傛嫹

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top