反相器版图验证Extraction失败，希望帮我看看是什么原因。

在virtuoso里面画了一个CMOS反相器，高度限制在24微米，电源和地线都是2微米，画出来之后用cadence自带的DRC规则文件检查没有问题，但是用Extraction规则文件来提取就报错了（CIW截图放在下面），请帮我看看是什么原因?谢谢。

Errors exist in the rules file ......
检查下rule file

求解答啊

阱画的太小了，衬底电位要放在阱里才可以。

最近一直在研究版图，可一直没有新的突破。希望各位大虾指导

支持4楼，不过我用的不是这个工艺，看着不舒服，应该是那个白色的框是NWELL，要把电源包住，这样才是阱接触嘛，否则就变成衬底接触了。